[[ 풀 이 ]]

(V₁ - V(-) ) / R₁ = ( V(-) - V_o ) / R₁ (여기서, V(-)는 V₂ / 2)

식을 정리하면, V_o = V₂ - V₁

가.		나.
다.		라.

[[ 풀 이 ]]

나. 전류이득 h_fe가 일정하게 한다.

다. 동작점의 I_C와 V_CE값을 일정하게 한다.

라. 역포화 전류 I_CO가 일정한 값을 갖도록 한다.

[[ 풀 이 ]]

가.의 베이스 전류만 안정시킨다면, 온도의 변화에 의한 h_fe의 변화에는 대처할 수가 없다.

나,의 전류이득 h_fe만을 안정시킨다면 온도의 변화에 따른 트랜지스터의 offset 전압 변동에 의해서 base 전류가 변화하고 만다.

라.의 역포화전류도 이 사항만 안정화 시켜서는 트랜지스터의 다른 변화( 값의 변화등)에 대해서는 대처할 수 없다.

[[ 참 고 ]]

최종적인 I_C를 안정화 시키기 위한 방법으로, self-bias, current feed-back bias, combinational bias등을 배웠다.

[[ 풀 이 ]]

( 콜렉터 전류 변화율 / 베이스 전류 변화율 )

( 6mA - 3.4mA ) / ( 200uA - 100uA ) = 26

가. Ic = Ib 나. Ic = Ib 다. Ic = Ib + Ico 라. Ic = Ib + Ic + ( 1 + ) Ico

[[ 풀 이 ]]

이와같이 흘러드는 전류는 작을 수록 우수한 트랜지스터이며, 대부분은 그 크기가 지극히 작다. 그러나, 그림-2와 같이 common-emitter회로를 구성하였을 경우, 베이스로 흘러들었던 I_co가 다시 에미터로 흐르므로, 이 전류는 배 만큼 증폭되고, 결과적으로 컬렉터에서는 I_co + I_co 즉, ( 1 + ) I_co의 전류가 흐르며, 이렇게 common-emitter상태에서 컬렉터로 흘러드는 전류는 I_ceo라 한다.

제시된 문제 회로에서는 PNP 트랜지스터를 사용한 회로이므로, 다음 회로와 같이 NPN 회로로 변환하여 생각하면 더 쉽다.

기본적으로 I_c는 I_b가 흐르고, 여기에 앞에서 논한I_ceo가 함께 흐르게 되므로 답은 "다"이다.

[[ 참 고 ]]

이러한 유출 전류는 대단히 작은 값이므로, 특별히 소전류를 취급하지 않는 일반적인 트랜지스터 회로를 설계할 때에는 생략하고 I_c = I_b만을 가지고서 계산한다.